利用Verilog HDL實(shí)現(xiàn)基于FPGA的分頻方法

全部作者： 許文建 陳洪波 李曉 第1作者單位： 中國礦業(yè)大學(xué)信電學(xué)院 論文摘要： 本文從實(shí)際應(yīng)用出發(fā)，分別介紹了利用Verilog HDL硬件語言實(shí)現(xiàn)的整數(shù)和半整數(shù)分頻的通用方法。并在Quartus II軟件環(huán)境下，利用Altera 公司的ACEX1K系列器件進(jìn)行了仿真和調(diào)試。 關(guān)鍵詞： Verilog HDL；分頻；FPGA (瀏覽全文) 發(fā)表日期： 2007年11月20日 同行評議：

（暫時(shí)沒有）

綜合評價(jià)： （暫時(shí)沒有） 修改稿：

【利用Verilog HDL實(shí)現(xiàn)基于FPGA的分頻方法】相關(guān)文章：

基于Verilog HDL設(shè)計(jì)的自動數(shù)據(jù)采集系統(tǒng)03-21

基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)03-19

基于Verilog-HDL的軸承振動噪聲電壓峰值檢測03-20

基于FPGA的HDLC通信模塊的實(shí)現(xiàn)05-14

基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)03-18

基于FPGA的TS over lP的設(shè)計(jì)與實(shí)現(xiàn)03-21

基于FPGA實(shí)現(xiàn)FIR濾波器的研究03-18

利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)03-18

基于FPGA的指紋特征點(diǎn)集匹配的設(shè)計(jì)與實(shí)現(xiàn)03-07

基于Cyclone系列FPGA的1024點(diǎn)FFT算法的實(shí)現(xiàn)03-07