嵌入式系統(tǒng)開發(fā)技術(shù)工程師復(fù)習(xí)要點：邏輯電路基礎(chǔ)

　　導(dǎo)語：計算機四級指的是全國計算機等級考試的最高級別，科目種類有：四級操作系統(tǒng)原理、四級計算機組成與接口、四級數(shù)據(jù)庫原理、四級軟件工程、四級計算機網(wǎng)絡(luò)�？荚噺目颇恐腥我膺x取兩個科目進(jìn)行考試，同時通過成績方為合格。下面我們來看看嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試復(fù)習(xí)要點：邏輯電路基礎(chǔ)，供參考借鑒！

　　邏輯電路基礎(chǔ)

　　(1)根據(jù)電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。

　　(2)組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路的狀態(tài)無關(guān)。常用的邏輯電路有譯碼器和多路選擇器等。

　　(3)時序邏輯電路：電路任一時刻的輸出不僅與該時刻的輸入有關(guān)，而且還與該時刻電路的狀態(tài)有關(guān)。因此，時序電路中必須包含記憶元件。觸發(fā)器是構(gòu)成時序邏輯電路的基礎(chǔ)。常用的時序邏輯電路有寄存器和計數(shù)器等。

　　(4)真值表、布爾代數(shù)、摩根定律、門電路的概念。

　　(5)NOR(或非)和NAND(與非)的門電路稱為全能門電路，可以實現(xiàn)任何一種邏輯函數(shù)。

　　(6)譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò)。

　　每輸入一個n位的二進(jìn)制代碼，在m個輸出端中最多有一個有效。當(dāng)m=2n是，為全譯碼;當(dāng)m<2n時，為部分譯碼。

　　(7)由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅(qū)動LED時，較多采用低電平驅(qū)動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學(xué)特性來顯示字符。

　　(8)時鐘信號是時序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時鐘控制系統(tǒng)中的主要制約條件。

　　(9)在選用觸發(fā)器的時候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：電平觸發(fā)方式：具有結(jié)構(gòu)簡單的有點，常用來組成暫存器。

　　邊沿觸發(fā)方式：具有很強的抗數(shù)據(jù)端干擾能力，常用來組成寄存器、計數(shù)器等。

【嵌入式系統(tǒng)開發(fā)技術(shù)工程師復(fù)習(xí)要點：邏輯電路基礎(chǔ)】相關(guān)文章：

嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試復(fù)習(xí)要點11-17

嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試復(fù)習(xí)要點：嵌入式系統(tǒng)的定義03-15

嵌入式系統(tǒng)開發(fā)工程師考試復(fù)習(xí)要點03-07

嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試要點10-31

嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試復(fù)習(xí)要點：實時系統(tǒng)的調(diào)度02-23

嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試要點：嵌入式系統(tǒng)的組成02-27

嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試要點：實時系統(tǒng)12-30

2015年嵌入式系統(tǒng)開發(fā)工程師考試復(fù)習(xí)要點匯總08-27

2016年嵌入式系統(tǒng)開發(fā)工程師考試復(fù)習(xí)要點匯總01-07